WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

   Добро пожаловать!


Pages:     | 1 | 2 || 4 | 5 |   ...   | 23 |

Адрес микрокоманды может быть указан в предыдущей микрокоманде, тогда код микрокоманды имеет структуру: [КОП; адрес числа; адрес микрокоманды]. Адрес следующей микрокоманды передаётся из регистра микрокоманд в блок формирования адреса.

МикроРегистр процессор Исполнительный адреса блок АрифметикоЗУ логическое данных устройство Регистры Дешифратор общего микрокоманд назначения ЗУ Регистр команд микрокоманд Запоминающее устройство микрокоманд ГТИ Блок формирования адреса Блок Регистр микропрограммного команд управления Рис. 1.5. Структура микропроцессора с микропрограммным управлением Из-за громоздкости программ реализации алгоритма вычислений на уровне микрокоманд и трудностей по их составлению и контролю вводится второй уровень программного управления – командный. При этом используется система команд, каждой из которых соответствует своя микропрограмма. Возможно применение системы команд ЭВМ с развитым математическим обеспечением и приспособление её для данного микропроцессора. Для этого составляется микропрограмма для каждой команды ЭВМ. Такой способ использования микропроцессора называется эмулированием другой ЭВМ.

Микропрограммы различных операций хранятся в ПЗУ. Адрес ячейки ПЗУ, с которой начинается микропрограмма данной команды, соответст вует коду команды. Система команд, т.е. программа, заносится во внешнее запоминающее устройство. Процесс вычислений начинается с выборки первой команды из ЗУ команд. Она записывается в регистр команды и присутствует в течение выполнения одной команды программы. При выполнении микрокоманды реализуются следующие стадии, образующие цикл выполнения:

• адрес микрокоманды формируется в блоке формирования адреса и поступает в запоминающее устройство микрокоманд;

• в запоминающем устройстве микрокоманд из элемента памяти с номером, указанным адресом в коде, выбирается микрокоманда и пересылается в регистр микрокоманд;

• в ЗУ данных из ячейки, номер которой указан в адресной части микрокоманды, выбирается число;

• в исполнительном блоке микропроцессора выполняется операция, заданная кодом операции, и формируется результат, который заносится в аккумулятор.

В микропроцессорах с наращиваемой разрядностью чисел исполнительный блок образуется из ряда одинаковых модулей малой разрядности (2-, 4-, 8- и 16-разрядных), объединённых общей шиной микропрограммного управления. В состав каждого входит дешифратор микрокоманд, который преобразует код микрокоманды в совокупность сигналов, управляющих коммутацией узлов и блоков внутри модуля.

Важной особенностью микропроцессоров с модульной структурой является возможность смены БИС или набора БИС, образующих запоминающее устройство микропрограмм. В этой связи одну и ту же системную конфигурацию можно приспосабливать для решения различных задач, формируя список команд для каждой из них на микропрограммном уровне наиболее эффективным способом.

1.3. Интерфейс микропроцессорных систем Выполнение любого алгоритма осуществляется с помощью команд и данных, хранящихся в запоминающих устройствах и микропроцессоре (рис.1.3). В запоминающем устройстве команд хранится совокупность команд (программ), которая извлекается из этого устройства в определенной последовательности, задаваемой микропроцессором. Микропроцессор определяет адреса элементов памяти запоминающего устройства, в котором хранятся данные. Данные передаются из ЗУ данных в микропроцессор и результаты вычислений снова отправляются в ЗУ данных. Для реализации такой процедуры вычислений используется схема, показанная на рис.1.6.

Кроме микропроцессора и запоминающих устройств на рисунке изображены три шины, по которым передаются сигналы. Все три шины в том виде, как они изображены на рис.1.6, должны соединяться с другими устройствами, поскольку данные и коды программ, циркулирующие по шинам между отдельными устройствами, не могут создаваться в этих устройствах.

Действительно, перед началом выполнения алгоритма необходимо заполнить элементы памяти запоминающих устройств. В процессе выполнения алгоритма работы необходимо “подпитывать” запоминающие устройства дополнительной информацией, которая может поступать от разнообразных внешних устройств.

Шина адреса Шина данных Шина управления МикроОЗУ ПЗУ и ППЗУ процессор Рис. 1.6. Организация микропроцессорной системы Микропроцессорная система, реализующая тот или иной алгоритм, может работать лишь постольку, поскольку она связана с внешней средой и получает от ее информацию. Прибегая к литературному образу, можно сказать, что микропроцессорная система, реализующая алгоритм, обращена лицом к внешней среде. На английском языке термин “обращена лицом” или, точнее, “лицом к лицу” звучит как “интерфейс” (interface). Этим термином обозначается весь комплекс принципов, правил и технических средств (иногда отдельных частей этого комплекса), регламентирующих и обеспечивающих обмен информацией между микропроцессором, запоминающими устройствами и внешней средой. Интерфейс представляет собой внешнюю среду, к которой подключаются все три шины (рис.1.6).

Таким образом, интерфейс является связующим звеном микропроцессорной системы и представляет собой совокупность аппаратных и про граммных средств, реализующих стандартный вид организации связей в магистрально-модульной системе [23]. Такая система обеспечивает функциональную, электрическую и конструктивную совместимость модулей.

При построении интерфейса микропроцессорных систем необходимо обеспечить:

• подключение модулей запоминающих устройств к шинам МП и обеспечение синхронизации и управления передачей данных по шинам, а также организацию своевременной передачи данных между микропроцессором и частями микропроцессорной системы;

• стыковку частей микропроцессорной системы с внешними устройствами ввода-вывода (УВВ), каналами передачи данных и т.п, включая преобразование внешних сигналов, которые могут быть как цифровыми, так и аналоговыми, в сигналы, совместимые с используемыми для передачи данных по шинам.

При организации обмена информацией могут возникнуть следующие случаи стыковки микропроцессорной системы с внешней средой:

• уровни электрических напряжений на входах и выходах внешнего устройства не соответствуют уровням электрических напряжений, принятым для шины данных;

• число двоичных символов (нулей и единиц) в словах, которыми оперируют внешние устройства, не совпадает с числом двоичных символов, передаваемых одновременно по шинам данных;

• моменты времени, когда внешнее устройство способно или должно осуществить обмен данными по шине данных, не совпадают с моментами времени, когда микропроцессор может или должен выработать управляющий сигнал, разрешающий обмен;

• данные, которыми оперируют внешние устройства, написаны не на том языке (с другим алфавитом и другой грамматикой), с которым оперирует микропроцессор.

Для увеличения степени универсальности микропроцессорной системы необходимо строить интерфейс с учетом перечисленных выше условий и случаев стыковки микропроцессора и внешних устройств.

1.3.1. Магистрали При организации микропроцессорной системы, состоящей из нескольких БИС (микропроцессоры, ОЗУ, ПЗУ и др.) требуется выполнение следующих основных условий.

Во-первых, различные БИС в микропроцессорной системе должны соединяться между собой без каких-либо дополнительных устройств. Так, для БИС, построенных на основе транзисторно-транзисторной логики напряжение логического нуля соответствует значению от 0 до 0,5 В; напряжение логической единицы – от 2,8 до 4,5 В. Кроме того, по входным цепям таких БИС должны протекать токи до 0,2 мА. Для ТТЛ совместимых БИС, напряжение на входах и выходах должны иметь именно такие значения, а выходные элементы БИС должны обеспечить ток разветвление Ip не менее Ip = k · 0,2 мА, где kp – коэффициент разветвления по выходу. Этот коэффициент показывает, сколько входов других БИС можно подключить к одному выходу данного БИС.

Во-вторых, мощность электрических сигналов должна быть достаточной для питания входов соединяемых между собой устройств, например, нескольких десятков дополнительных БИС.

Для выполнения этих требований применяют шинные усилители (рис.1.1).

а) б) ТТEип.

Т1 Вх. Вых.

Вых.

ТТВх.

Упр.

Упр.

Рис. 1.7. Принципиальная схема шинного усилителя (а) и его условное обозначение (б) Усилитель, схема которого представлена на рис.1.1,а, может находиться в трех состояниях. Предположим, что на входе "Упр" действует напряжение логической единицы. Тогда напряжение на выходе усилителя зависит от состояния транзисторов Т3 и Т4. Пусть на входе усилителя присутствует логический нуль. Тогда транзистор Т2 закрыт, Т1 открыт. В точке действует напряжение, практически равное напряжению питания Еип В этом случае транзистор Т4 открыт, а транзистор Т3 закрыт. В точке 2, а, следовательно, и на выходе усилителя присутствует напряжение, равное логическому нулю.

Пусть теперь на входе действует напряжение логической единицы.

Как нетрудно убедиться на выходе усилителя будет также логическая единица. Шинный усилитель повторяет состояние, которое имеется на входе.

Третье состояние соответствует случаю, когда на входе "Упр" действует напряжение логического нуля. Транзистор Т5 закрыт и выход усилителя отключён от других транзисторов.

Рассмотрим процессы, протекающие в шинном усилителе подробнее.

Затворы транзисторов, в частности транзисторов Т1 и Т2, практически изолированы от подложки, поэтому электрический ток в цепях затворов измеряется долями микроампера. При переключении транзистора из одного состояния в другое происходит заряд емкости затвора, составляющей единицы пикофарад. Следовательно, в динамическом режиме, т.е. при переключении, в цепи затвора протекает ток, в среднем равный 1 мкA. При напряжении Еип= 5В потребление мощности на входе составляет 5мкВт.

Когда на выходе усилителя имеется напряжение логической единицы, ток, протекающий в выходной цепи, определяется тремя факторами: напряжением питания, сопротивлением нагрузки и рассеиваемой транзистором Т4 мощностью. Шинные усилители обеспечивают ток около 160мА, при выходной мощности 500мВт. Коэффициент усиления по мощности такого шинного усилителя равен 100 000.

В ряде случаев организация работы микропроцессорной системы (рис.1.6) предполагает передачу данных, например, из ОЗУ на вход микропроцессоров и обратно. При этом выходные сигналы ОЗУ и МП должны быть усилены так, чтобы их мощности хватило для работы элементов памяти ОЗУ и входных устройств микропроцессора.

В этих случаях используются комбинации шинных усилителей, схема которых представлена на рис.1.1,а, и шинных усилителей с инвертированным управлением (рис.1.8,а).

а) б) ТТEип.

Т1 Вх. Вых.

Вых.

ТТВх.

Упр.

Упр.

Рис. 1.8. Принципиальная схема шинного усилителя с инвертированным управлением (а) и ее условное обозначение (б) Схема соединений транзисторов Т1-Т4 повторяет соответствующую часть схемы на рис. 1.1,а. Транзистор Т5, представляет собой транзистор с индуцированным каналом p типа. Такой транзистор закрыт, когда напряжение на его затворе соответствует уровню логической единицы и открыт, когда напряжение на его затворе равно логическому нулю.

Рассмотрим работу комбинации шинных усилителей, принципиальная схема которой приведена на рис.1.9,а.

а) А1 ВВ2 б) АC D F 0 0 BA 0 1 ~ 1 0 ~ А3 В1 1 AB в) А4 Вx y F 0 0 BA 0 1 ! x y 1 0 ~ 1 1 AB 1 & С D Рис. 1.9 Принципиальная схема комбинации шинных усилителей (а) и таблицы истинности (б), (в) В комбинации имеется восемь шинных усилителей и два дополни тельных логических элемента И и ИЛИ [23]. В таблице истинности рис.1.9,б символами C и D обозначены логические значения сигналов, действующих на входах логических элементов И и ИЛИ, а символом F в этой таблице обозначена функция, выполняемая комбинацией шинных усилителей.

Если на входах C и D действуют сигналы, имеющие значение логического нуля, то комбинация шинных усилителей работает как четыре независимых усилителя, каждый из которых усиливает сигнал, поступающий соответственно от точек В1-В4, и передает его к одной из точек А1-А4. Этот режим работы символически отмечен в таблице истинности (рис.1.9,б) как В А.

Пусть теперь на входах C и D действуют сигналы, имеющие значение логической единицы. При этом на выходах элемента И и ИЛИ присутствует уровень логической единицы. Комбинация шинных усилителей передает сигнал от точек А1 – А4 к точкам В1 – В4, что отмечено в таблице истинности (рис.1.9,б) как А В.

Наконец, рассмотрим случай, когда сигнал С имеет значение логического нуля, а сигнал D – значение логической единицы. На выходе логического элемента И будет уровень логического нуля, а на выходе элемента ИЛИ уровень логической единицы. Тогда сигнал от точек А1-А4 не будет проходить в точки В1-В4. Аналогичная ситуация имеет место, когда сигнал С соответствует значению логической единицы, а сигнал D – значению логического нуля. В таблице на рис.1.9,б этот режим работы отмечен символом "~".

Наличие в схеме рис.1.9,а логических элементов И и ИЛИ защищает комбинацию шинных усилителей от возможного самовозбуждения устройства, которое может возникнуть, если подавать управляющие сигналы непосредственно на входы управления x и y усилителей. Действительно, как видно из таблицы истинности, представленной на рис.1.9,в, имеется ситуация, обозначенная символом !, когда на входы x поступает напряжение логического нуля, а на входы y – напряжение логической единицы. Все шинные усилители оказываются включенными и возникает самовозбуждение.

Заметим, что введение дополнительных логических элементов в шинный усилитель представляет собой, по существу, резервирование необходимое для обеспечения надежности работы усилителя.

В микропроцессорных системах в общем случае может использоваться трехшинная (рис.1.6) и двухшинная конфигурация. При этом сохраняется полная совместимость параметров шин со входными и выходными параметрами дополнительных устройств.

В ряде микропроцессорных систем используется режим мультиплексирования, заключающийся в том, что по половине адресной шины передается половина адреса, а вторая половина адреса передается по очереди с передачей данных. При мультиплексировании требуется меньшее число проводников, а значит и выводов у корпусов БИС, но при этом усложняется функционирование микропроцессорной системы. У 8-разрядных МПС, как правило, шина данных содержит 8 проводников, шина адреса - 16 проводников и несколько (не больше десяти) проводников имеется у шины управления.

Магистралью микропроцессорной системы называется совокупность технических средств, включающая в себя проводники, шинные усилители и дополнительные устройства.

Магистраль обеспечивает единство уровней электрических сигналов, достаточную мощность этих сигналов, единство назначений каждого из проводников, а именно, если проводник предназначен для передачи, например, второго разряда адреса, то это условие должно выполняться независимо от того, какое дополнительное устройство подсоединяется к магистрали. Если на дополнительное устройство не должны поступать адреса, то оно не соединяется с этой магистралью.

В магистрали обеспечивается выполнение требований стандартизации параметров: напряжений, мощности, формы импульсов и т.п.

Существует три вида магистралей:

• адресная магистраль, содержащая шину адреса;

• магистраль данных, включающая в себя шину данных;

• сигнальная магистраль, содержащая шину управления.

В заключение следует отметить, что шинные усилители не могут быть размещены в БИС самого микропроцессора из-за возникающих при этом трудностей с отводом тепла, обусловленного рассеиваемой мощностью.

1.3.2. Порты и адаптеры Для подключения к магистралям микропроцессорной системы используются устройства, позволяющие принимать и передавать последовательности символов, состоящих из логических нулей, число которых равно числу проводников в магистрали.

Pages:     | 1 | 2 || 4 | 5 |   ...   | 23 |






















© 2011 www.dissers.ru - «Бесплатная электронная библиотека»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.