WWW.DISSERS.RU

БЕСПЛАТНАЯ ЭЛЕКТРОННАЯ БИБЛИОТЕКА

   Добро пожаловать!


Pages:     | 1 |   ...   | 5 | 6 || 8 | 9 |   ...   | 11 |

0 1 0 1 Запись С целью получения минимальных сумм произведений мин0 1 1 Запрещено термов, необходимо, чтобы количество конституент единицы в 1 0 0 1 Хранение 1 0 1 0 Запись таблице истинности было максимальным. Поэтому, карта Карно 1 1 0 1 Подтверждение составляется для Q(t+1), с доопределенными единичными значе1 1 1 Запрещено ниями Q(t+1), соответствующими запрещенным комбинациям Rt и Qt – предыдущее состояние триггера;

Qt+1 – последующее состояние триггера;

St. Если в карте Карно объединить клетки с единичными значе – запрещенное состояние неопределеннониями в группы (рис. 4.1, а), получается минимальная сумма сти триггера произведений минтермов, представляющая закон функционирования RS-триггера, называемый характеристическим уравнением RS-триггера:

Q(t +1) = St RtQt. RtSt = 0. (4.1) RtSt RtSt Выбрав в качестве элементной базы 00 01 11 10 00 01 11 базис Шеффера (И-НЕ), функция (4.1), Qt 0 1 1 1 0 1 0 Qt используя закон отрицания (правило де 1 1 1 1 1 1 1 0 Qt+1= RtQt Моргана), преобразовывается к виду Q(t+1) = Rt +QtS t a) б) Q(t+1) = St R Qt, Rt St = 1.

t Рис. 4.1 Минимизирующие карты Карно для асинхронного RS-триггера с инверсными a и прямыми б входами (4.2) На рис. 4.2, а приведена схема асинхронного RS-триггера, реализующая выражение (4.2). Она построена на двух логических элементах И-НЕ (U1, U2), связанных выходом каждого элемента И-НЕ, которые подключены к одному из входов другого, что образует закольцованное соединение двух вентилей. Такое соединение элементов в схеме обеспечивает два устойчивых состояния.

На рис. 4.2, б показано условное графическое обозначение RS-триггера с инверсными входами.

Из временной диаграммы (рис. 4.2, в) видно, что для данного триггера комбинация входных сигналов Rt = 0 и St = 0 является запрещенной, а комбинация Rt = 1 и St = 1 не меняет его предыдущего состояния и переводит триггер в режим хранения 1 бита информации. На участке от 0.6 мкс до 0.7 мкс, временной диаграммы, запрещенному состоянию соответствует высокий уровень выходного напряжения на обоих выходах триггера, что является недопустимым состоянием для RS-триггера.

а) б) в) Рис. 4.2 Асинхронный RS-триггер с инверсными входами:

а – функциональная схема; б – условное графическое обозначение;

в – временная диаграмма Триггер изменяет свое состояние под воздействием входных сигналов низкого уровня – логического нуля и называется RS-триггером с инверсными входами.

Из карты Карно можно получить минимальное произведение сумм, если доопределить в табл. 4.значения Qt+1, соответствующие запрещенным комбинациям, нулями (см. рис. 4.2). Тогда, объединив в карте Карно нулевые значения в группы, можно получить Q(t +1) = Rt + Qt S, R + S = 1. (4.3) t t t Выбрав в качестве элементной базы базис Пирса (ИЛИ-НЕ) и, используя закон отрицания, выражение (4.3) преобразовывается к виду Q(t +1) = Rt + Qt S = Q(t +1) = Rt + Qt + St. (4.4) t На рис. 3, а приведена схема асинхронного RS-триггера на двух логических элементах ИЛИ-НЕ, (U1,U2) реализующая выражение (4.4). Последовательное закольцованное соединение элементов в схеме обеспечивает также два устойчивых состояния.

Комбинация входных сигналов Rt = 1 и St = 1 для данного триггера является запрещенной, а комбинация Rt = 0 и St = 0 переводит триггер в режим хранения. Для такого триггера активным уровнем входных сигналов является высокое значение, то есть логической единицы, при которых он меняет свое состояние. Поэтому такой триггер называется RS-триггером с прямыми входами.

В режиме хранения информации необходимо поддерживать на входах R и S триггеров потенциалы, соответствующие логической 1, для триггера с инверсными входами (см. рис. 4.2, а) и логическому 0, для триггера с прямыми входами (рис. 4.3, а).

а) б) в) г) Рис. 4.3 Асинхронный RS-триггер с прямыми входами:

а – функциональная схема; б, в – условное графическое обозначение;

г – временная диаграмма При переключении асинхронного RS-триггера из одного состояния в другое его элементы последовательно переключаются (на рис. 4.2, в и рис. 4.3, в видно, что первым переключается тот вентиль на который воздействует активное значение входного сигнала) и время переключения tпер равно удвоенному среднему времени задержки распространения сигнала в логическом элементе:

tпер = 2tИ-НЕ и tпер = 2tИЛИ-НЕ, где tИЛИ-НЕ – время задержки сигнала на элементе ИЛИ-НЕ; tИ-HE – время задержки сигнала на элементе И-НЕ.

Очевидно, чем меньше tпер тем большее число переключений триггера можно произвести в единицу времени, а следовательно, будет выше допустимая частота переключений, т.е. быстродействие триггера.

4.1.1 Синхронные RS-триггеры Работа цифровых систем сопровождается негативным явлением: гонками или состязаниями. Это происходит оттого, что на входы логического элемента (ЛЭ) сигналы не всегда поступают одновременно, так как перед этим они могут проходить через цепи, обладающие различной задержкой. В результате таких состязаний новые значения одних сигналов будут сочетаться с предыдущими значениями других, что может привести к ложному срабатыванию ЛЭ (устройства).

Одним из способов устранения гонок является применение временного стробирования – когда информационные сигналы воздействуют на схему только при подаче тактирующих (синхронизирующих) импульсов, к моменту прихода которых информационные сигналы успевают установиться на входах.

Основное условие правильной работы логических каскадов на RS-триггерах и управляемых ими логических схем – отсутствие одновременного действия сигналов Rt или St, переключающих триггер.



Синхронные RS-триггеры, кроме информационных входов R и S, имеют вход синхронизации С. Работает такой триггер так: если на синхронизирующем входе действует логический уровень Сt = 0, то триггер сохраняет свое состояние, а если Сt = 1, то он работает в режиме асинхронного RS-триггера.

По табл. 4.2 для синхронного RS-триггера, тактируемого уровнем логической 1 (Сt = 1), составим карту Карно (рис. 4.4) для Qt+1 предварительно доопределив значения Q(t+i), соответствующие запрещенным комбинациям Rt и St, единицами. Объединим единичные клетки в группы. Тогда на основании карты Карно характеристическое уравнение синхронного RS-триггера будет иметь вид 4.Q(t+1) =StCt RtQt Таблица для синхронного RS-триггера QtCt, Q(t+1) Q(t+1) Номер St Rt Qt при Сt= 0 при Сt = (4.5 набора i ) 0 0 0 0 0 из 1 0 0 1 1 2 0 1 0 0 кот 3 0 1 1 1 оро4 1 0 0 0 го 5 1 0 1 1 сле- 6 1 1 0 0 X 7 1 1 1 1 X дует, что при Сt = 0, Q(t+1) = Qt т.е. триггер сохраняет свое состояние, а при Ct = l, Q(t+1) = St, т.е. полу RtQt чаем выражение (4.1) – характеристическое уравнение асинхронного RS-триггера.

St Rt На рис. 4.5, а приведена функциональная схема, соответ00 01 11 ствующая характеристическому уравнению (4.5) синхронного 0 0 0 RS-триггера со статическими входами, тактируемого уровнем QtCt 01 0 0 1 1 0 1 1 логической 1.

1 1 1 Rt Сt Qt+1= Qt+Qt +StCt Рис. 4.4 Минимизирующая карта Карно для синхронного RS-триггера а) б) в) Рис. 4.5 Синхронный RS-триггер, тактируемый уровнем логической 1:

а – функциональная схема; б – условное графическое обозначение, принятая в отечественной схемотехнике; в – условное графическое обозначение в MC Элементы И-HE (U3) и И-НЕ (U4) принимают и передают переключающую логическую 1 с информационного входа S или R на соответствующие входы асинхронного RS-триггера с инверсными входами (элементы И-НЕ (U1) и И–НЕ (U2)) только при наличии на синхронном входе С уровня логической 1.

Синтез функциональной схемы одноступенчатого синхронного RS-триггера, тактируемого уровнем логического 0, может быть произведен аналогичным образом, если доопределить запрещенные состояния в карте Карно нулями.

4.1.2 Двухступенчатый синхронный RS-триггер Для выполнения условий надежной работы логических каскадов на каждый двоичный разряд, хранящий 1 бит информации, используют два триггера, которые управляются двумя сдвинутыми во времени тактирующими импульсами. Это дает возможность использовать информацию, снимаемую с выходов триггера, для управления сигналами на его входах, что необходимо при построении более сложных триггерных схем. Второй тактирующий импульс можно получить инвертированием входного тактирующего сигнала. Тактирование триггера фронтом импульса или перепадом потенциала можно обеспечить, выполняя его двухступенчатым.

На рис. 4.6, а приведена функциональная схема двухступенчатого синхронного RS-триггера, каждая ступень которого представляет синхронный RS-триггер.

Если на синхронизирующий вход подается сигнал С = 1, то входная информация, определяемая сигналами на R- и S-входах, принимается в основной – ведущий триггер М, образованный вентилями Uи U4.

а) б) в) Рис. 4.6 Двухступенчатый синхронный RS-триггер:

а – функциональная схема; б – условное графическое обозначение;

в – временная диаграмма работы При этом состояние ведомого триггера сохраняется соответствующим моменту времени t, запись в триггер S блокируется уровнем логического 0 с выхода элемента НЕ (U5).

Двухступенчатые синхронные триггеры называют MS-триггерами. Название происходит от начальных букв английских слов Master (хозя- ин) – Slave (раб).

Как только импульс синхронизации примет значение С = 0, триггер М, образованный вентилями Uи U9, будет переведен в режим хранения информации, а с инвертора НЕ (вентиль U5) уровень логической 1 запишет информационное состояние триггера M в триггер S.

Временная диаграмма работы двухступенчатого синхронного RS-триггера со статическим управлением и его условное графическое обозначение приведены на, рис. 4.6, б, в, соответственно.

Синхронный триггер обычно имеет дополнительные асинхронные входы R и S, по которым он независимо от сигнала на синхронизирующем входе С переключается в состояние 0 или 1.

Триггер (рис. 4.6, а) работает как обычный двухступенчатый синхронный триггер при наличии на входах R и S уровня логической 1.

Подчеркнем разницу между одноступенчатым и двухступенчатым синхронными RS-триггерами со статическим управлением. Одноступенчатый синхронный триггер (см. рис. 4.5, а) можно переключить, если при С = 1 изменить комбинацию на установочных входах с прежней (например, R = 0, S = 1) на новую (R = 1, S = 0) или наоборот. В двухступенчатом синхронном триггере (рис. 4.6, а) при С = 1 вторая ступень отключена от первой, а при С = 0 первая ступень не принимает информацию с входов R и S. Лишь при изменении сигнала на синхронизирующем С входе с высокого на низкий уровень, информация из первой ступени переписывается во вторую ступень и состояния выходов Q, и Q, изменяются.

4.1.3 D-триггер Триггеры этого типа имеют один информационный вход D и реализуют функ4.3 Комбинации D-триггера цию временной задержки.

В соответствии с таблицей переходов Qt Dt Q(t+1) (табл. 4.3) закон функционирования D-триггера описывается характеристическим 0 0 уравнением:

0 1 1 0 Qt+1 = Dt. (4.6) 1 1 Такой триггер не обладает памятью. В связи с этим асинхронные D-триггеры не применяются, так как его выход будет повторять входной сигнал с некоторой задержкой во времени.





Синхронные D-триггеры строятся на базе одноступенчатых и двухступенчатых синхронных RSтриггеров.

Синхронный D-триггер функционирует в соответствии с таблицей переходов (табл. 4.4) Из карты Карно (рис. 4.7) вытекает характеристическое уравнение для D-триггера:

Q(t+1) = DtCt Qt Ct (4.7) Из уравнения (4.7) следует, что при Сt = 0, Qt+1 = Qt, a при Ct = l, Qt+1 = Dt.

Одноступенчатый D-триггер, реализующий характеристическое уравнение (4.7), может быть построен из одноступенчатого синхронного RS-триггера и элемента И-HE (U1) (рис. 4.8, a), объединяющего инверсные входы D-триггера в один информационный вход D.

При С = 0 синхронный RS-триггер на рис. 4.8, а, заблокирован уровнем логической 1 с выходов элементов И-НЕ (U2) и И-НЕ (U3). При С = 1 уровень, поданный на информационный вход D, создает уровень логического 0 либо на входе S (при D = l), либо на входе R (при D = 0) асинхронного триггера T и триггер Т устанавливается в состояние, соответствующее логическому уровню на входе D (рис. 4.8, б).

Как видно из временной диаграммы работы (рис. 4.8, б), одноступенчатый D-триггер задерживает распространение входного сигнала на время паузы между синхронизирующими сигналами.

4.4 Комбинации синхронного D-триггера Dt Ct Qt Dt Ct Q(t+1) 00 01 11 0 0 0 0 0 1 Qt 0 0 1 1 0 1 0 1 0 Сt Qt+1=DtCt + Qt 0 1 1 1 0 0 Рис. 4.7 Минимизирующая 1 0 1 карта Карно для синхронного 1 1 0 D-григгера 1 1 1 В MC (рис. 4.8, в) модель D – триггера имеет один информационный вход – D, другой тактирующий – CLK и устанавливается в состояние соответствующее входу D при действии тактирующего сигнала CLK, либо по окончанию его, т.е. с задержкой, либо без нее. Кроме того, имеются два асинхронных входа, prebar и clrbar, соответствующие входам S и R, которые активны при низком уровне входных сигналов. Таблица истинности модели такого D-триггера приведена ниже (см. табл. 4.5).

Двухступенчатый синхронный D-триггер обеспечивает задержку входного сигнала на период (на один такт) следования синхронизирующих сигналов.

а) б) в) г) Рис. 4.8 Одноступенчатый синхронный D-триггер:

а – функциональная схема; б – условное графическое обозначение; г – условное графическое обозначение D-триггера в MC; в – временная диаграмма работы На рис. 4.9, а показан один из вариантов построения двухступенчатого D-триггера. Он состоит из одноступенчатых синхронных D- и RS-триггеров, тактируемых уровнем логической 1, и инвертора НЕ (U6).

При С = 0 информация со входа D не принимается в триггер Master. Этот уровень через инвертор НЕ подается на синхронизирующий вход триггера Slave и состояние триггера Master передается триггеру Slave.

4.5 Таблица истинности моделей D-триггера Входы Выходы D CLK PREBAR CLRBAR Q QBAR 1 0 0 0 1 1 0 0 1 0 1 1 Q' QB' 1 1 1 Q' QB' 0 RE 1 1 0 1 RE 1 1 1 D – информационный вход; CLK – синхросигналы; preb, clrb – начальная установка; Q', Qb' – предыдущие состояния выхода; – безразличное состояние;

RE – фронт синхросигнала При подаче на вход С уровня логической 1 (С = 1) на синхронизирующий вход триггера Slave подается уровень логического 0 и связь между триггерами разрывается, а триггер Master сигналом С = 1 устанавливается в состояние, соответствующее уровню на входе D. После окончания действия сигнала на входе С (С = 0) производится передача состояния триггера Master. триггеру Slave.

а) б) в) Рис. 4.9 Двухступенчатый синхронный D-триггер:

а – функциональная схема; б – условное графическое обозначение;

в – временная диаграмма работы 4.1.4 JK-триггер Отличие JK триггера от синхронного RS-триггера заключено в том, что при значениях входной информации, запрещенной для RS-триггера, он инвертирует хранимую в нем информацию.

Функционирование JK-триггера описывается таблицей переходов (табл. 4.6). Используя карту Карно (рис. 4.10), получим характеристическое уравнение для JK-триггера Q(t +1) = KtQt JtQt.

JtKt 00 01 11 0 0 1 Qt 1 0 0 Qt+1= Jt +KtQt Qt Рис. 4.10 Минимизирующая карта Карно для JK-триггера (4.8) Как видно из табл. 4.6, состояние JK-триггера определяется не только уровнями на информационных входах J и К, но и состоянием Qt, в котором ранее находился JK-триггер. Это дает возможность строить функциональные схемы JK-триггеров на двухступенчатых RS-триггерах. JK-триггеры могут быть асинхронными и синхронными. Интегральные JK-триггеры обычно выполняются синхронными.

4.6 Таблица переходов JK-триггера Qt Jt Kt Q(t+l) Примечание 0 0 0 0 Хранение 0 1 0 1 Установка 0 0 1 0 Подтверждение 0 1 1 1 Инвертирование 1 0 0 1 Хранение 1 1 0 1 Подтверждение 1 0 1 0 Установка 1 1 1 0 Инвертирование Для получения JK-триггера из двухступенчатого синхронного RS-триггера необходимо ввести обратные связи с выходов двухступенчатого RS-триггера на входы логических элементов его первой ступени.

На рис. 4.11 представлена функциональная схема двухступенчатого JK-триггера, состоящего из триггера ТМ (U3, U4) и триггера ТS (U8, U9). J и К информационные входы.

а) б) Рис. 4.11 а – функциональная схема JК-триггера;

б – условное графическое обозначение JK-триггера Рассмотрим работу JK-триггера. Если J = K = 0, то на выходах элементов И-HE (U1) и И-НЕ (U2) устанавливается уровень логической 1, триггер TМ и, следовательно, JK-триггер сохраняют прежнее соQ стояние. Пусть JK-триггер находится в состоянии 0 (Q = 0, = l).

Pages:     | 1 |   ...   | 5 | 6 || 8 | 9 |   ...   | 11 |










© 2011 www.dissers.ru - «Бесплатная электронная библиотека»

Материалы этого сайта размещены для ознакомления, все права принадлежат их авторам.
Если Вы не согласны с тем, что Ваш материал размещён на этом сайте, пожалуйста, напишите нам, мы в течении 1-2 рабочих дней удалим его.